Um circuito de retenção MOSFET que inclui resistores R1-R6, capacitores eletrolíticos C1-C3, capacitor C4, triodo PNP VD1, diodos D1-D2, relé intermediário K1, um comparador de tensão, um chip integrado de base de tempo dupla NE556 e um MOSFET Q1, com o pino nº 6 do chip integrado de base de tempo duplo NE556 servindo como entrada de sinal, e uma extremidade do resistor R1 sendo conectada ao mesmo tempo ao pino 6 do chip integrado de base de tempo duplo NE556 é usado como entrada de sinal, uma extremidade do resistor R1 é conectada ao pino 14 do chip integrado de base dual-time NE556, uma extremidade do resistor R2, uma extremidade do resistor R4, o emissor do transistor PNP VD1, o dreno do MOSFET Q1 e o DC fonte de alimentação, e a outra extremidade do resistor R1 é conectada ao pino 1 do chip integrado de base dual-time NE556, pino 2 do chip integrado de base dual-time NE556, à capacitância eletrolítica positiva do capacitor C1 e ao relé intermediário. K1 contato normalmente fechado K1-1, a outra extremidade do relé intermediário K1 contato normalmente fechado K1-1, o pólo negativo do capacitor eletrolítico C1 e uma extremidade do capacitor C3 estão conectados ao terra da fonte de alimentação, a outra extremidade do capacitor C3 está conectado ao pino 3 do chip integrado de base de tempo duplo NE556, o pino 4 do chip integrado de base de tempo duplo NE556 está conectado ao pólo positivo do capacitor eletrolítico C2 e à outra extremidade do resistor R2 ao mesmo tempo, e o o pólo negativo do capacitor eletrolítico C2 está conectado ao terra da fonte de alimentação, e o pólo negativo do capacitor eletrolítico C2 está conectado ao terra da fonte de alimentação. O pólo negativo de C2 é conectado ao terra da fonte de alimentação, o pino 5 do chip integrado de base de tempo duplo NE556 é conectado a uma extremidade do resistor R3, a outra extremidade do resistor R3 é conectada à entrada de fase positiva do comparador de tensão , a entrada de fase negativa do comparador de tensão é conectada ao pólo positivo do diodo D1 e a outra extremidade do resistor R4 ao mesmo tempo, o pólo negativo do diodo D1 é conectado ao terra da fonte de alimentação e a saída de o comparador de tensão está conectado à extremidade do resistor R5, a outra extremidade do resistor R5 está conectada ao triplex PNP. A saída do comparador de tensão é conectada a uma extremidade do resistor R5, a outra extremidade do resistor R5 é conectada à base do transistor PNP VD1, o coletor do transistor PNP VD1 é conectado ao pólo positivo do diodo D2, o pólo negativo do diodo D2 é conectado à extremidade do resistor R6, à extremidade do capacitor C4 e à porta do MOSFET ao mesmo tempo, a outra extremidade do resistor R6, a outra extremidade do capacitor C4, e a outra extremidade do relé intermediário K1 estão todos conectados ao terreno da fonte de alimentação e a outra extremidade do relé intermediário K1 está conectada à fonte da fonte doMOSFET.
Circuito de retenção MOSFET, quando A fornece um sinal de disparo baixo, neste momento o conjunto de chip NE556 integrado de base de tempo duplo, chip integrado de base de tempo duplo NE556 pino 5 saída de alto nível, alto nível na entrada de fase positiva do comparador de tensão, o negativo entrada de fase do comparador de tensão pelo resistor R4 e pelo diodo D1 para fornecer uma tensão de referência, neste momento, o comparador de tensão produz alto nível, o alto nível para fazer o Triodo VD1 conduzir, a corrente fluindo do coletor do triodo VD1 carrega o capacitor C4 através do diodo D2 e, ao mesmo tempo, o MOSFET Q1 conduz, neste momento, a bobina do relé intermediário K1 é absorvida, e o contato normalmente fechado do relé intermediário K1 K 1-1 é desconectado, e após o intermediário relé K1 contato normalmente fechado K 1-1 é desconectado, a fonte de alimentação DC para 1 e 2 pés do chip integrado de base dual-time NE556 fornece a tensão de alimentação é armazenada até que a tensão no pino 1 e pino 2 do dual- o chip integrado de base de tempo NE556 é carregado com 2/3 da tensão de alimentação, o chip integrado de base de tempo duplo NE556 é redefinido automaticamente e o pino 5 do chip integrado de base de tempo duplo NE556 é automaticamente restaurado para um nível baixo, e o os circuitos subsequentes não funcionam, enquanto neste momento o capacitor C4 é descarregado para manter a condução do MOSFET Q1 até o final da descarga da capacitância C4 e a liberação da bobina do relé intermediário K1, o relé intermediário K1 normalmente fechado contato K 11 fechado, neste tempo através do relé intermediário fechado K1 contato normalmente fechado K 1-1 será chip integrado de base de tempo duplo NE556 1 pé e 2 pés da liberação de tensão desligada, para a próxima vez o chip integrado de base de tempo duplo NE556 pino 6 para fornecer um baixo sinal de gatilho para fazer o chip NE556 integrado com base de tempo duplo definido para se preparar.
A estrutura do circuito desta aplicação é simples e nova, quando o chip integrado de base de tempo duplo NE556 pino 1 e pino 2 carrega até 2/3 da tensão de alimentação, o chip integrado de base de tempo duplo NE556 pode ser redefinido automaticamente, chip integrado de base de tempo duplo O pino 5 do NE556 retorna automaticamente a um nível baixo, para que os circuitos subsequentes não funcionem, de modo a parar automaticamente de carregar o capacitor C4, e após interromper o carregamento do capacitor C4 mantido pelo condutor MOSFET Q1, esta aplicação pode manter continuamenteMOSFETQ1 condutivo por 3 segundos.
Inclui resistores R1-R6, capacitores eletrolíticos C1-C3, capacitor C4, transistor PNP VD1, diodos D1-D2, relé intermediário K1, comparador de tensão, chip integrado de base de tempo duplo NE556 e MOSFET Q1, pino 6 da base de tempo duplo integrado O chip NE556 é usado como entrada de sinal e uma extremidade do resistor R1 é conectada ao pino 14 do chip integrado de base de tempo duplo NE556, resistor R2, pino 14 do chip integrado de base de tempo duplo NE556 e pino 14 do chip de tempo duplo chip integrado de base NE556 e o resistor R2 é conectado ao pino 14 do chip integrado de base de tempo duplo NE556. pino 14 do chip integrado de base dual-time NE556, uma extremidade do resistor R2, uma extremidade do resistor R4, transistor PNP
Que tipo de princípio de funcionamento?
Quando A fornece um sinal de disparo baixo, então o conjunto de chip NE556 integrado de base de tempo duplo, chip NE556 integrado de base de tempo duplo pino 5 saída de alto nível, alto nível na entrada de fase positiva do comparador de tensão, a entrada de fase negativa do comparador de tensão pelo resistor R4 e pelo diodo D1 para fornecer a tensão de referência, desta vez, o comparador de tensão de saída de alto nível, o alto nível de condução do transistor VD1, a corrente flui do coletor do transistor VD1 através do diodo D2 para o capacitor C4 carregando, neste momento, a sucção da bobina do relé intermediário K1, a sucção da bobina do relé intermediário K1. A corrente que flui do coletor do transistor VD1 é carregada no capacitor C4 através do diodo D2 e, ao mesmo tempo,MOSFETQ1 conduz, neste momento, a bobina do relé intermediário K1 é aspirada, e o contato normalmente fechado K 1-1 do relé intermediário K1 é desconectado, e após o contato K 1-1 normalmente fechado do relé intermediário K1 ser desconectado, a potência a tensão de alimentação fornecida pela fonte de alimentação CC para 1 e 2 pés do chip integrado de base de tempo duplo NE556 é armazenada até que Quando a tensão no pino 1 e no pino 2 do chip integrado de base de tempo duplo NE556 seja carregada em 2/3 de a tensão de alimentação, o chip integrado de base dual-time NE556 é redefinido automaticamente e o pino 5 do chip integrado de base dual-time NE556 é automaticamente restaurado para um nível baixo, e os circuitos subsequentes não funcionam e, neste momento, o o capacitor C4 é descarregado para manter a condução do MOSFET Q1 até o final da descarga do capacitor C4, e a bobina do relé intermediário K1 é liberada, e o contato K 1-1 do relé intermediário normalmente fechado K 1 é desconectado. Relé K1 contato normalmente fechado K 1-1 fechado, desta vez através do relé intermediário fechado K1 contato normalmente fechado K 1-1 será chip integrado de base de tempo duplo NE556 1 pé e 2 pés na liberação de tensão, para a próxima vez para o chip NE556 integrado de base dual-time pino 6 para fornecer um sinal de disparo para definir baixo, de modo a fazer os preparativos para o conjunto NE556 de chip integrado de base dual-time.
Horário da postagem: 19 de abril de 2024
