Dispositivos semicondutores de potência são amplamente utilizados na indústria, consumo, militar e outros campos, e têm uma posição estratégica elevada. Vamos dar uma olhada na imagem geral dos dispositivos de energia a partir de uma imagem:
Os dispositivos semicondutores de potência podem ser divididos em tipo completo, tipo semicontrolado e tipo não controlável de acordo com o grau de controle dos sinais do circuito. Ou de acordo com as propriedades do sinal do circuito de acionamento, ele pode ser dividido em tipo acionado por tensão, tipo acionado por corrente, etc.
| Classificação | tipo | Dispositivos semicondutores de potência específicos |
| Controlabilidade de sinais elétricos | Tipo semi-controlado | SCR |
| Controle total | GTO, GTR, MOSFET, IGBT | |
| Incontrolável | Diodo de potência | |
| Propriedades do sinal de condução | Tipo acionado por tensão | IGBT,MOSFET,SITH |
| Tipo acionado atual | SCR,GTO,GTR | |
| Forma de onda de sinal eficaz | Tipo de gatilho de pulso | SCR,GTO |
| Tipo de controle eletrônico | GTR, MOSFET, IGBT | |
| Situações em que participam elétrons portadores de corrente | dispositivo bipolar | Diodo de potência、SCR、GTO、GTR、BSIT、BJT |
| Dispositivo unipolar | MOSFET、SIT | |
| Dispositivo composto | MCT, IGBT, SITH e IGCT |
Diferentes dispositivos semicondutores de potência têm características diferentes, como tensão, capacidade de corrente, capacidade de impedância e tamanho. No uso real, os dispositivos apropriados precisam ser selecionados de acordo com os diferentes campos e necessidades.
A indústria de semicondutores passou por três gerações de mudanças materiais desde o seu nascimento. Até agora, o primeiro material semicondutor representado pelo Si ainda é usado principalmente na área de dispositivos semicondutores de potência.
| Material semicondutor | Intervalo de banda (eV) | Ponto de fusão (K) | aplicação principal | |
| Materiais semicondutores de 1ª geração | Ge | 1.1 | 1221 | Baixa tensão, baixa frequência, transistores de média potência, fotodetectores |
| Materiais semicondutores de 2ª geração | Si | 0,7 | 1687 | |
| Materiais semicondutores de 3ª geração | GaAs | 1.4 | 1511 | Microondas, dispositivos de ondas milimétricas, dispositivos emissores de luz |
| SiC | 3.05 | 2826 | 1. Dispositivos de alta potência de alta temperatura, alta frequência e resistentes à radiação 2. Diodos emissores de luz azuis, de grau, violeta, lasers semicondutores | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | >3800 | ||
| ZnO | 3,37 | 2248 | ||
Resuma as características dos dispositivos de energia semicontrolados e totalmente controlados:
| Tipo de dispositivo | SCR | GTR | MOSFET | IGBT |
| Tipo de controle | Gatilho de pulso | Controle atual | controle de tensão | centro de cinema |
| linha de desligamento automático | Desligamento de comutação | dispositivo de desligamento automático | dispositivo de desligamento automático | dispositivo de desligamento automático |
| frequência de trabalho | <1 kHz | <30 kHz | 20 kHz-Mhz | <40 kHz |
| Poder de condução | pequeno | grande | pequeno | pequeno |
| perdas de comutação | grande | grande | grande | grande |
| perda de condução | pequeno | pequeno | grande | pequeno |
| Nível de tensão e corrente | 最大 | grande | mínimo | mais |
| Aplicações típicas | Aquecimento por indução de média frequência | Conversor de frequência UPS | comutação de fonte de alimentação | Conversor de frequência UPS |
| preço | mais baixo | mais baixo | No meio | O mais caro |
| efeito de modulação de condutância | ter | ter | nenhum | ter |
Conheça os MOSFETs
O MOSFET possui alta impedância de entrada, baixo ruído e boa estabilidade térmica; possui processo de fabricação simples e forte radiação, por isso costuma ser utilizado em circuitos amplificadores ou circuitos de comutação;
(1) Parâmetros de seleção principais: tensão de fonte de drenagem VDS (tensão suportável), corrente de fuga contínua ID, resistência RDS (on), capacitância de entrada Ciss (capacitância de junção), fator de qualidade FOM = Ron * Qg, etc.
(2) De acordo com diferentes processos, é dividido em TrenchMOS: trincheira MOSFET, principalmente no campo de baixa tensão dentro de 100V; SGT (Split Gate) MOSFET: MOSFET de porta dividida, principalmente no campo de média e baixa tensão dentro de 200V; SJ MOSFET: super junção MOSFET, principalmente no campo de alta tensão 600-800V;
Em uma fonte de alimentação chaveada, como um circuito de dreno aberto, o dreno é conectado à carga intacto, o que é chamado de dreno aberto. Em um circuito de dreno aberto, não importa quão alta seja a tensão à qual a carga está conectada, a corrente da carga pode ser ligada e desligada. É um dispositivo de comutação analógico ideal. Este é o princípio do MOSFET como dispositivo de comutação.
Em termos de participação de mercado, os MOSFETs estão quase todos concentrados nas mãos dos principais fabricantes internacionais. Entre eles, a Infineon adquiriu a IR (American International Rectifier Company) em 2015 e se tornou líder do setor. A ON Semiconductor também concluiu a aquisição da Fairchild Semiconductor em setembro de 2016. , a participação de mercado saltou para o segundo lugar e, em seguida, os rankings de vendas foram Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, etc.;
As principais marcas MOSFET são divididas em várias séries: americanas, japonesas e coreanas.
Série americana: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, etc.;
Japonês: Toshiba, Renesas, ROHM, etc.;
Série coreana: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Categorias de pacotes MOSFET
De acordo com a forma como é instalado na placa PCB, existem dois tipos principais de pacotes MOSFET: plug-in (Through Hole) e montagem em superfície (Surface Mount).
O tipo plug-in significa que os pinos do MOSFET passam pelos orifícios de montagem da placa PCB e são soldados à placa PCB. Os pacotes de plug-ins comuns incluem: pacote em linha duplo (DIP), pacote de contorno de transistor (TO) e pacote de matriz de grade de pinos (PGA).
Embalagem de plug-ins
A montagem em superfície é onde os pinos do MOSFET e o flange de dissipação de calor são soldados às almofadas na superfície da placa PCB. Os pacotes típicos de montagem em superfície incluem: contorno de transistor (D-PAK), transistor de contorno pequeno (SOT), pacote de contorno pequeno (SOP), pacote quádruplo plano (QFP), transportador de chip com chumbo de plástico (PLCC), etc.
pacote de montagem em superfície
Com o desenvolvimento da tecnologia, placas PCB, como placas-mãe e placas gráficas, atualmente usam cada vez menos embalagens de plug-in diretas e mais embalagens de montagem em superfície são usadas.
1. Pacote duplo em linha (DIP)
O pacote DIP possui duas fileiras de pinos e precisa ser inserido em um soquete de chip com estrutura DIP. Seu método de derivação é SDIP (Shrink DIP), que é um pacote retrátil duplo em linha. A densidade do pino é 6 vezes maior que a do DIP.
Os formulários de estrutura de embalagem DIP incluem: DIP em linha dupla de cerâmica multicamada, DIP em linha dupla de cerâmica de camada única, DIP de estrutura de chumbo (incluindo tipo de vedação vitrocerâmica, tipo de estrutura de encapsulamento de plástico, encapsulamento de vidro cerâmico de baixo ponto de fusão tipo) etc. A característica da embalagem DIP é que ela pode facilmente realizar soldagem através de furos de placas PCB e tem boa compatibilidade com a placa-mãe.
No entanto, como a área e a espessura da embalagem são relativamente grandes e os pinos são facilmente danificados durante o processo de conexão e desconexão, a confiabilidade é baixa. Ao mesmo tempo, devido à influência do processo, o número de pinos geralmente não ultrapassa 100. Portanto, no processo de alta integração da indústria eletrônica, as embalagens DIP foram gradativamente saindo do palco da história.
2. Pacote de contorno do transistor (TO)
As primeiras especificações de embalagem, como TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, etc., são todas designs de embalagens plug-in.
TO-3P/247: É um formato de embalagem comumente usado para MOSFETs de média-alta tensão e alta corrente. O produto possui características de alta tensão suportável e forte resistência à ruptura.
TO-220/220F: TO-220F é uma embalagem totalmente plástica e não há necessidade de adicionar uma almofada isolante ao instalá-lo em um radiador; TO-220 possui uma chapa metálica conectada ao pino do meio, sendo necessária uma almofada isolante na instalação do radiador. Os MOSFETs desses dois estilos de encapsulamento têm aparência semelhante e podem ser usados de forma intercambiável.
TO-251: Este produto embalado é usado principalmente para reduzir custos e reduzir o tamanho do produto. É utilizado principalmente em ambientes com média tensão e alta corrente abaixo de 60A e alta tensão abaixo de 7N.
TO-92: Este pacote é usado apenas para MOSFET de baixa tensão (corrente abaixo de 10A, tensão suportável abaixo de 60V) e alta tensão 1N60/65, a fim de reduzir custos.
Nos últimos anos, devido ao alto custo de soldagem do processo de embalagem plug-in e ao desempenho inferior de dissipação de calor em relação aos produtos do tipo patch, a demanda no mercado de montagem em superfície continuou a aumentar, o que também levou ao desenvolvimento de embalagens TO em embalagens de montagem em superfície.
TO-252 (também chamado de D-PAK) e TO-263 (D2PAK) são ambos pacotes de montagem em superfície.。
PARA embalar a aparência do produto
TO252/D-PAK é um pacote de chip de plástico, comumente usado para embalar transistores de potência e chips de estabilização de tensão. É um dos pacotes convencionais atuais. O MOSFET que usa este método de empacotamento possui três eletrodos, porta (G), dreno (D) e fonte (S). O pino de drenagem (D) está cortado e não é usado. Em vez disso, o dissipador de calor na parte traseira é usado como dreno (D), que é soldado diretamente à placa de circuito impresso. Por um lado, é utilizado para produzir grandes correntes e, por outro lado, dissipa o calor através da placa de circuito impresso. Portanto, existem três blocos D-PAK na PCB e o bloco de drenagem (D) é maior. Suas especificações de embalagem são as seguintes:
Especificações de tamanho do pacote TO-252/D-PAK
TO-263 é uma variante do TO-220. É projetado principalmente para melhorar a eficiência da produção e a dissipação de calor. Ele suporta corrente e tensão extremamente altas. É mais comum em MOSFETs de média tensão e alta corrente abaixo de 150A e acima de 30V. Além do D2PAK (TO-263AB), também inclui TO263-2, TO263-3, TO263-5, TO263-7 e outros estilos, que estão subordinados ao TO-263, principalmente devido ao diferente número e distância dos pinos .
Especificação de tamanho do pacote TO-263/D2PAKs
3. Pacote de matriz de grade de pinos (PGA)
Existem vários pinos quadrados dentro e fora do chip PGA (Pin Grid Array Package). Cada pino quadrado da matriz está disposto a uma certa distância ao redor do chip. Dependendo do número de pinos, pode ser formado em 2 a 5 círculos. Durante a instalação, basta inserir o chip no soquete PGA especial. Tem as vantagens de fácil conexão e desconexão e alta confiabilidade, podendo se adaptar a frequências mais altas.
Estilo de pacote PGA
A maioria de seus substratos de chip é feita de material cerâmico e alguns usam resina plástica especial como substrato. Em termos de tecnologia, a distância central dos pinos costuma ser de 2,54 mm, e o número de pinos varia de 64 a 447. A característica desse tipo de embalagem é que quanto menor a área da embalagem (volume), menor o consumo de energia (desempenho). ) pode suportar e vice-versa. Esse estilo de embalagem de chips era mais comum no início e era usado principalmente para embalar produtos de alto consumo de energia, como CPUs. Por exemplo, o 80486 e o Pentium da Intel usam esse estilo de embalagem; não é amplamente adotado pelos fabricantes de MOSFET.
4. Pacote de transistor de contorno pequeno (SOT)
SOT (Small Out-Line Transistor) é um pacote de transistor de potência pequeno tipo patch, incluindo principalmente SOT23, SOT89, SOT143, SOT25 (ou seja, SOT23-5), etc. SOT323, SOT363/SOT26 (ou seja, SOT23-6) e outros tipos são derivados, que são menores em tamanho que os pacotes TO.
Tipo de pacote SOT
SOT23 é um pacote de transistor comumente usado com três pinos em forma de asa, ou seja, coletor, emissor e base, que estão listados em ambos os lados do lado longo do componente. Entre eles, o emissor e a base estão do mesmo lado. Eles são comuns em transistores de baixa potência, transistores de efeito de campo e transistores compostos com redes de resistores. Eles têm boa resistência, mas baixa soldabilidade. A aparência é mostrada na Figura (a) abaixo.
O SOT89 possui três pinos curtos distribuídos em um lado do transistor. O outro lado é um dissipador de calor de metal conectado à base para aumentar a capacidade de dissipação de calor. É comum em transistores de montagem em superfície de potência de silício e é adequado para aplicações de maior potência. A aparência é mostrada na Figura (b) abaixo.
O SOT143 possui quatro pinos curtos em forma de asa, que saem de ambos os lados. A extremidade mais larga do pino é o coletor. Esse tipo de pacote é comum em transistores de alta frequência e sua aparência é mostrada na Figura (c) abaixo.
SOT252 é um transistor de alta potência com três pinos conduzindo de um lado, e o pino do meio é mais curto e é o coletor. Conecte ao pino maior na outra extremidade, que é uma folha de cobre para dissipação de calor, e sua aparência é mostrada na Figura (d) abaixo.
Comparação comum da aparência do pacote SOT
O MOSFET SOT-89 de quatro terminais é comumente usado em placas-mãe. Suas especificações e dimensões são as seguintes:
Especificações de tamanho do MOSFET SOT-89 (unidade: mm)
5. Pacote de esboço pequeno (SOP)
SOP (Small Out-Line Package) é um dos pacotes de montagem em superfície, também chamado de SOL ou DFP. Os alfinetes são retirados de ambos os lados da embalagem em formato de asa de gaivota (formato L). Os materiais são plástico e cerâmica. Os padrões de embalagem SOP incluem SOP-8, SOP-16, SOP-20, SOP-28, etc. O número após o SOP indica o número de pinos. A maioria dos pacotes MOSFET SOP adota especificações SOP-8. A indústria frequentemente omite “P” e o abrevia como SO (Small Out-Line).
Tamanho do pacote SOP-8
SO-8 foi desenvolvido pela primeira vez pela PHILIP Company. É embalado em plástico, não possui placa inferior de dissipação de calor e possui baixa dissipação de calor. Geralmente é usado para MOSFETs de baixa potência. Mais tarde, especificações padrão como TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), etc. entre eles, TSOP e TSSOP são comumente usados em embalagens MOSFET.
Especificações derivadas de SOP comumente usadas para MOSFETs
6. Pacote Quad Flat (QFP)
A distância entre os pinos do chip no pacote QFP (Plastic Quad Flat Package) é muito pequena e os pinos são muito finos. Geralmente é usado em circuitos integrados de grande ou ultragrande escala, e o número de pinos é geralmente superior a 100. Os chips embalados neste formato devem usar a tecnologia de montagem em superfície SMT para soldar o chip à placa-mãe. Este método de embalagem tem quatro características principais: ① É adequado para a tecnologia de montagem em superfície SMD para instalar fiação em placas de circuito PCB; ② É adequado para uso em alta frequência; ③ É fácil de operar e possui alta confiabilidade; ④ A relação entre a área do chip e a área da embalagem é pequena. Assim como o método de embalagem PGA, esse método de embalagem envolve o chip em uma embalagem plástica e não pode dissipar o calor gerado quando o chip está funcionando em tempo hábil. Restringe a melhoria do desempenho do MOSFET; e a própria embalagem plástica aumenta o tamanho do dispositivo, o que não atende aos requisitos para o desenvolvimento de semicondutores no sentido de ser leve, fino, curto e pequeno. Além disso, esse tipo de método de embalagem é baseado em um único chip, que apresenta os problemas de baixa eficiência de produção e alto custo de embalagem. Portanto, QFP é mais adequado para uso em circuitos LSI lógicos digitais, como microprocessadores/matrizes de portas, e também é adequado para empacotar produtos de circuitos LSI analógicos, como processamento de sinal VTR e processamento de sinal de áudio.
7、Pacote Quad Flat sem leads (QFN)
O pacote QFN (Quad Flat Non-leaded package) é equipado com contatos de eletrodo em todos os quatro lados. Como não há cabos, a área de montagem é menor que o QFP e a altura é menor que o QFP. Entre eles, o QFN de cerâmica também é chamado de LCC (Leadless Chip Carriers), e o QFN de plástico de baixo custo usando material de base de substrato impresso em resina epóxi de vidro é chamado de plástico LCC, PCLC, P-LCC, etc. tecnologia com tamanho de almofada pequeno, volume pequeno e plástico como material de vedação. QFN é usado principalmente para empacotamento de circuitos integrados e MOSFET não será usado. No entanto, como a Intel propôs um driver integrado e uma solução MOSFET, ela lançou o DrMOS em um pacote QFN-56 ("56" refere-se aos 56 pinos de conexão na parte traseira do chip).
Deve-se notar que o pacote QFN tem a mesma configuração de cabo externo que o pacote ultrafino de contorno pequeno (TSSOP), mas seu tamanho é 62% menor que o TSSOP. De acordo com dados de modelagem QFN, seu desempenho térmico é 55% superior ao da embalagem TSSOP, e seu desempenho elétrico (indutância e capacitância) é 60% e 30% superior ao da embalagem TSSOP, respectivamente. A maior desvantagem é que é difícil de reparar.
DrMOS no pacote QFN-56
As fontes de alimentação de comutação abaixadoras DC/DC discretas tradicionais não podem atender aos requisitos de maior densidade de potência, nem podem resolver o problema de efeitos de parâmetros parasitas em altas frequências de comutação. Com a inovação e o progresso da tecnologia, tornou-se uma realidade a integração de drivers e MOSFETs para construir módulos multichip. Este método de integração pode economizar espaço considerável e aumentar a densidade do consumo de energia. Através da otimização de drivers e MOSFETs, tornou-se uma realidade. Eficiência energética e corrente DC de alta qualidade, este é o driver IC integrado DrMOS.
Renesas DrMOS de 2ª geração
O pacote sem chumbo QFN-56 torna a impedância térmica do DrMOS muito baixa; com ligação de fio interno e design de clipe de cobre, a fiação externa do PCB pode ser minimizada, reduzindo assim a indutância e a resistência. Além disso, o processo MOSFET de silício de canal profundo usado também pode reduzir significativamente as perdas de condução, comutação e carga de porta; é compatível com uma variedade de controladores, pode atingir diferentes modos de operação e suporta modo de conversão de fase ativa APS (Auto Phase Switching). Além da embalagem QFN, a embalagem plana bilateral sem chumbo (DFN) também é um novo processo de embalagem eletrônica que tem sido amplamente utilizado em vários componentes da ON Semiconductor. Comparado com o QFN, o DFN possui menos eletrodos de saída em ambos os lados.
8、Portador de chip com chumbo de plástico (PLCC)
PLCC (Plastic Quad Flat Package) tem formato quadrado e é muito menor que o pacote DIP. Possui 32 pinos com pinos ao redor. Os pinos são retirados dos quatro lados da embalagem em forma de T. É um produto plástico. A distância central do pino é de 1,27 mm e o número de pinos varia de 18 a 84. Os pinos em forma de J não são facilmente deformados e são mais fáceis de operar que o QFP, mas a inspeção da aparência após a soldagem é mais difícil. A embalagem PLCC é adequada para instalação de fiação em PCB usando tecnologia de montagem em superfície SMT. Tem as vantagens de tamanho pequeno e alta confiabilidade. O empacotamento PLCC é relativamente comum e é usado em LSI lógico, DLD (ou dispositivo lógico de programa) e outros circuitos. Esta forma de empacotamento é frequentemente usada no BIOS da placa-mãe, mas atualmente é menos comum em MOSFETs.
Encapsulamento e melhoria para empresas convencionais
Devido à tendência de desenvolvimento de baixa tensão e alta corrente nas CPUs, os MOSFETs são obrigados a ter grande corrente de saída, baixa resistência, baixa geração de calor, rápida dissipação de calor e tamanho pequeno. Além de melhorar a tecnologia e os processos de produção de chips, os fabricantes de MOSFET também continuam a melhorar a tecnologia de embalagem. Com base na compatibilidade com as especificações de aparência padrão, eles propõem novos formatos de embalagens e registram nomes de marcas para as novas embalagens que desenvolvem.
1、Pacotes RENESAS WPAK, LFPAK e LFPAK-I
WPAK é um pacote de radiação de alto calor desenvolvido pela Renesas. Ao imitar o pacote D-PAK, o dissipador de calor do chip é soldado à placa-mãe e o calor é dissipado através da placa-mãe, de modo que o pequeno pacote WPAK também pode atingir a corrente de saída do D-PAK. O WPAK-D2 empacota dois MOSFETs alto/baixo para reduzir a indutância da fiação.
Tamanho do pacote Renesas WPAK
LFPAK e LFPAK-I são dois outros pacotes de formato pequeno desenvolvidos pela Renesas que são compatíveis com SO-8. LFPAK é semelhante ao D-PAK, mas menor que o D-PAK. O LFPAK-i coloca o dissipador de calor para cima para dissipar o calor através do dissipador de calor.
Pacotes Renesas LFPAK e LFPAK-I
2. Embalagem Vishay Power-PAK e Polar-PAK
Power-PAK é o nome do pacote MOSFET registrado pela Vishay Corporation. Power-PAK inclui duas especificações: Power-PAK1212-8 e Power-PAK SO-8.
Pacote Vishay Power-PAK1212-8
Pacote Vishay Power-PAK SO-8
Polar PAK é um pacote pequeno com dissipação de calor nos dois lados e é uma das principais tecnologias de embalagem da Vishay. O Polar PAK é igual ao pacote so-8 comum. Possui pontos de dissipação nas laterais superior e inferior da embalagem. Não é fácil acumular calor dentro da embalagem e pode aumentar a densidade da corrente operacional para o dobro da do SO-8. Atualmente, a Vishay licenciou a tecnologia Polar PAK para a STMicroelectronics.
Pacote Vishay Polar PAK
3. Pacotes de chumbo plano Onsemi SO-8 e WDFN8
A ON Semiconductor desenvolveu dois tipos de MOSFETs de cabo plano, entre os quais os de cabo plano compatíveis com SO-8 são usados por muitas placas. Os recém-lançados MOSFETs de potência NVMx e NVTx da ON Semiconductor usam pacotes compactos DFN5 (SO-8FL) e WDFN8 para minimizar as perdas de condução. Ele também possui baixo QG e capacitância para minimizar as perdas do driver.
Pacote de chumbo plano ON Semiconductor SO-8
Pacote ON Semicondutor WDFN8
4. Embalagem NXP LFPAK e QLPAK
A NXP (anteriormente Philps) aprimorou a tecnologia de empacotamento SO-8 em LFPAK e QLPAK. Entre eles, o LFPAK é considerado o pacote de energia SO-8 mais confiável do mundo; enquanto o QLPAK possui características de tamanho pequeno e maior eficiência de dissipação de calor. Comparado com o SO-8 comum, o QLPAK ocupa uma área de placa PCB de 6 * 5 mm e tem uma resistência térmica de 1,5 k/W.
Pacote NXP LFPAK
Embalagem NXP QLPAK
4. Pacote ST Semiconductor PowerSO-8
As tecnologias de empacotamento de chips MOSFET de potência da STMicroelectronics incluem SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, etc. Entre elas, Power SO-8 é uma versão melhorada do SO-8. Além disso, existem PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 e outros pacotes.
Pacote STMicroelectronics Power SO-8
5. Pacote Fairchild Semiconductor Power 56
Power 56 é o nome exclusivo de Farichild e seu nome oficial é DFN5×6. Sua área de embalagem é comparável à do TSOP-8 comumente usado, e a embalagem fina economiza a altura livre dos componentes, e o design da almofada térmica na parte inferior reduz a resistência térmica. Portanto, muitos fabricantes de dispositivos de energia implantaram o DFN5×6.
Pacote Fairchild Power 56
6. Pacote FET direto do retificador internacional (IR)
O Direct FET fornece resfriamento superior eficiente em um espaço SO-8 ou menor e é adequado para aplicações de conversão de energia AC-DC e DC-DC em computadores, laptops, telecomunicações e equipamentos eletrônicos de consumo. A construção em lata de metal do DirectFET fornece dissipação de calor nos dois lados, efetivamente dobrando as capacidades de manuseio de corrente dos conversores Buck DC-DC de alta frequência em comparação com pacotes discretos de plástico padrão. O pacote Direct FET é do tipo montagem reversa, com o dissipador de calor do dreno (D) voltado para cima e coberto por uma carcaça metálica, através da qual o calor é dissipado. A embalagem FET direta melhora muito a dissipação de calor e ocupa menos espaço com boa dissipação de calor.
Resumir
No futuro, à medida que a indústria de fabricação eletrônica continua a se desenvolver na direção de ultrafino, miniaturização, baixa tensão e alta corrente, a aparência e a estrutura interna da embalagem do MOSFET também mudarão para melhor se adaptar às necessidades de desenvolvimento da fabricação. indústria. Além disso, a fim de reduzir o limite de seleção para os fabricantes de eletrônicos, a tendência de desenvolvimento do MOSFET na direção da modularização e do empacotamento em nível de sistema se tornará cada vez mais óbvia, e os produtos se desenvolverão de maneira coordenada a partir de múltiplas dimensões, como desempenho e custo. . O pacote é um dos fatores de referência importantes para a seleção do MOSFET. Diferentes produtos eletrônicos têm diferentes requisitos elétricos e diferentes ambientes de instalação também exigem especificações de tamanho correspondentes para serem atendidos. Na seleção real, a decisão deve ser tomada de acordo com as necessidades reais de acordo com o princípio geral. Alguns sistemas eletrônicos são limitados pelo tamanho da PCB e pela altura interna. Por exemplo, fontes de alimentação modulares de sistemas de comunicação geralmente usam pacotes DFN5*6 e DFN3*3 devido a restrições de altura; em algumas fontes de alimentação ACDC, designs ultrafinos ou devido às limitações do invólucro são adequados para a montagem de MOSFETs de potência encapsulados TO220. Neste momento, os pinos podem ser inseridos diretamente na raiz, o que não é adequado para produtos embalados TO247; alguns designs ultrafinos exigem que os pinos do dispositivo sejam dobrados e planos, o que aumentará a complexidade da seleção do MOSFET.
Como escolher MOSFET
Certa vez, um engenheiro me disse que nunca olhou a primeira página de uma folha de dados do MOSFET porque as informações “práticas” só apareciam na segunda página e além. Praticamente todas as páginas de uma folha de dados MOSFET contêm informações valiosas para designers. Mas nem sempre é claro como interpretar os dados fornecidos pelos fabricantes.
Este artigo descreve algumas das principais especificações dos MOSFETs, como elas são declaradas na folha de dados e a imagem clara de que você precisa para entendê-las. Como a maioria dos dispositivos eletrônicos, os MOSFETs são afetados pela temperatura operacional. Por isso é importante compreender as condições de teste sob as quais os indicadores mencionados são aplicados. É também crucial perceber se os indicadores que vê na “Introdução do Produto” são valores “máximos” ou “típicos”, porque algumas fichas técnicas não deixam isso claro.
Grau de tensão
A principal característica que determina um MOSFET é sua tensão de fonte de dreno VDS, ou "tensão de ruptura da fonte de dreno", que é a tensão mais alta que o MOSFET pode suportar sem danos quando a porta está em curto-circuito com a fonte e a corrente de dreno. é 250μA. . VDS também é chamado de “tensão máxima absoluta a 25°C”, mas é importante lembrar que essa tensão absoluta depende da temperatura e geralmente há um “coeficiente de temperatura VDS” na folha de dados. Você também precisa entender que o VDS máximo é a tensão CC mais quaisquer picos e ondulações de tensão que possam estar presentes no circuito. Por exemplo, se você usar um dispositivo de 30 V em uma fonte de alimentação de 30 V com pico de 100 mV e 5 ns, a tensão excederá o limite máximo absoluto do dispositivo e o dispositivo poderá entrar no modo avalanche. Neste caso, a fiabilidade do MOSFET não pode ser garantida. Em altas temperaturas, o coeficiente de temperatura pode alterar significativamente a tensão de ruptura. Por exemplo, alguns MOSFETs de canal N com tensão nominal de 600 V têm um coeficiente de temperatura positivo. À medida que se aproximam da temperatura máxima de junção, o coeficiente de temperatura faz com que esses MOSFETs se comportem como MOSFETs de 650V. As regras de design de muitos usuários de MOSFET exigem um fator de redução de 10% a 20%. Em alguns projetos, considerando que a tensão de ruptura real é 5% a 10% superior ao valor nominal a 25°C, uma margem de projeto útil correspondente será adicionada ao projeto real, o que é muito benéfico para o projeto. Igualmente importante para a seleção correta de MOSFETs é compreender o papel da tensão porta-fonte VGS durante o processo de condução. Esta tensão é a tensão que garante a condução total do MOSFET sob uma determinada condição RDS(on) máxima. É por isso que a resistência de ligação está sempre relacionada ao nível VGS, e é somente nesta tensão que o dispositivo pode ser ligado. Uma consequência importante do projeto é que você não pode ligar totalmente o MOSFET com uma tensão inferior ao VGS mínimo usado para atingir a classificação RDS(on). Por exemplo, para ligar totalmente um MOSFET com um microcontrolador de 3,3 V, você precisa ser capaz de ligar o MOSFET em VGS = 2,5 V ou menos.
On-resistência, carga de portão e "figura de mérito"
A resistência de ligação de um MOSFET é sempre determinada em uma ou mais tensões porta-fonte. O limite máximo de RDS(on) pode ser 20% a 50% maior que o valor típico. O limite máximo de RDS(on) geralmente se refere ao valor a uma temperatura de junção de 25°C. Em temperaturas mais altas, o RDS(on) pode aumentar de 30% a 150%, conforme mostrado na Figura 1. Como o RDS(on) muda com a temperatura e o valor mínimo da resistência não pode ser garantido, a detecção de corrente com base no RDS(on) não é um método muito preciso.
Figura 1 RDS(on) aumenta com a temperatura na faixa de 30% a 150% da temperatura máxima de operação
A resistência é muito importante para MOSFETs de canal N e canal P. Na comutação de fontes de alimentação, Qg é um critério de seleção chave para MOSFETs de canal N usados em fontes de alimentação comutadas porque Qg afeta as perdas de comutação. Essas perdas têm dois efeitos: um é o tempo de comutação que afeta a ativação e desativação do MOSFET; a outra é a energia necessária para carregar a capacitância da porta durante cada processo de comutação. Uma coisa a ter em mente é que Qg depende da tensão da porta-fonte, mesmo que o uso de um Vgs mais baixo reduza as perdas de comutação. Como uma maneira rápida de comparar MOSFETs destinados ao uso em aplicações de comutação, os projetistas costumam usar uma fórmula singular que consiste em RDS(on) para perdas de condução e Qg para perdas de comutação: RDS(on)xQg. Esta "figura de mérito" (FOM) resume o desempenho do dispositivo e permite que os MOSFETs sejam comparados em termos de valores típicos ou máximos. Para garantir uma comparação precisa entre dispositivos, você precisa ter certeza de que o mesmo VGS é usado para RDS(on) e Qg, e que os valores típicos e máximos não são misturados na publicação. Um FOM mais baixo proporcionará melhor desempenho na troca de aplicativos, mas não é garantido. Os melhores resultados de comparação só podem ser obtidos em um circuito real e, em alguns casos, o circuito pode precisar ser ajustado para cada MOSFET. Corrente nominal e dissipação de potência, com base em diferentes condições de teste, a maioria dos MOSFETs possui uma ou mais correntes de dreno contínuas na folha de dados. Você deve examinar a folha de dados com atenção para descobrir se a classificação está na temperatura especificada do gabinete (por exemplo, TC=25°C) ou na temperatura ambiente (por exemplo, TA=25°C). Qual destes valores é mais relevante dependerá das características do dispositivo e da aplicação (ver Figura 2).
Figura 2 Todos os valores máximos absolutos de corrente e potência são dados reais
Para pequenos dispositivos de montagem em superfície usados em dispositivos portáteis, o nível de corrente mais relevante pode ser aquele a uma temperatura ambiente de 70°C. Para equipamentos grandes com dissipadores de calor e resfriamento por ar forçado, o nível de corrente em TA=25℃ pode estar mais próximo da situação real. Para alguns dispositivos, a matriz pode suportar mais corrente na temperatura máxima de junção do que os limites do pacote. Em algumas planilhas de dados, esse nível de corrente "limitado por matriz" é uma informação adicional ao nível de corrente "limitado por pacote", o que pode dar uma ideia da robustez da matriz. Considerações semelhantes se aplicam à dissipação contínua de energia, que depende não apenas da temperatura, mas também do tempo de operação. Imagine um dispositivo operando continuamente a PD=4W por 10 segundos a TA=70℃. O que constitui um período de tempo "contínuo" varia de acordo com o pacote MOSFET, então você vai querer usar o gráfico de impedância transitória térmica normalizada da folha de dados para ver como fica a dissipação de energia após 10 segundos, 100 segundos ou 10 minutos . Conforme mostrado na Figura 3, o coeficiente de resistência térmica deste dispositivo especializado após um pulso de 10 segundos é de aproximadamente 0,33, o que significa que quando o pacote atinge a saturação térmica após aproximadamente 10 minutos, a capacidade de dissipação de calor do dispositivo é de apenas 1,33W em vez de 4W. . Embora a capacidade de dissipação de calor do dispositivo possa atingir cerca de 2W sob bom resfriamento.
Figura 3 Resistência térmica do MOSFET quando o pulso de energia é aplicado
Na verdade, podemos dividir a escolha do MOSFET em quatro etapas.
O primeiro passo: escolha o canal N ou canal P
O primeiro passo na escolha do dispositivo certo para o seu projeto é decidir se deseja usar um MOSFET de canal N ou canal P. Em uma aplicação de energia típica, quando um MOSFET é conectado ao terra e a carga está conectada à tensão da rede elétrica, o MOSFET forma a chave do lado inferior. Na chave do lado inferior, MOSFETs de canal N devem ser usados devido a considerações sobre a tensão necessária para desligar ou ligar o dispositivo. Quando o MOSFET está conectado ao barramento e a carga ao terra, uma chave do lado alto é usada. MOSFETs de canal P são geralmente usados nesta topologia, o que também se deve a considerações de acionamento de tensão. Para selecionar o dispositivo certo para sua aplicação, você deve determinar a tensão necessária para acionar o dispositivo e a maneira mais fácil de fazer isso em seu projeto. A próxima etapa é determinar a tensão nominal necessária ou a tensão máxima que o dispositivo pode suportar. Quanto maior a classificação de tensão, maior será o custo do dispositivo. De acordo com a experiência prática, a tensão nominal deve ser maior que a tensão da rede ou do barramento. Isto fornecerá proteção suficiente para que o MOSFET não falhe. Ao selecionar um MOSFET, é necessário determinar a tensão máxima que pode ser tolerada do dreno até a fonte, ou seja, o VDS máximo. É importante saber que a tensão máxima que um MOSFET pode suportar mudanças de temperatura. Os projetistas devem testar variações de tensão em toda a faixa de temperatura operacional. A tensão nominal deve ter margem suficiente para cobrir esta faixa de variação para garantir que o circuito não falhe. Outros fatores de segurança que os engenheiros de projeto precisam considerar incluem transientes de tensão induzidos pela comutação de componentes eletrônicos, como motores ou transformadores. As tensões nominais variam para diferentes aplicações; normalmente, 20 V para dispositivos portáteis, 20-30 V para fontes de alimentação FPGA e 450-600 V para aplicações de 85-220 VCA.
Etapa 2: Determine a corrente nominal
A segunda etapa é escolher a classificação atual do MOSFET. Dependendo da configuração do circuito, esta corrente nominal deve ser a corrente máxima que a carga pode suportar em todas as circunstâncias. Semelhante à situação de tensão, o projetista deve garantir que o MOSFET selecionado possa suportar esta classificação de corrente, mesmo quando o sistema gerar picos de corrente. As duas condições de corrente consideradas são modo contínuo e pico de pulso. No modo de condução contínua, o MOSFET está em estado estacionário, onde a corrente flui continuamente através do dispositivo. Um pico de pulso refere-se a um grande surto (ou pico de corrente) fluindo através do dispositivo. Uma vez determinada a corrente máxima sob estas condições, é simplesmente uma questão de selecionar um dispositivo que possa suportar esta corrente máxima. Após selecionar a corrente nominal, a perda por condução também deve ser calculada. Em situações reais, o MOSFET não é um dispositivo ideal porque há perda de energia elétrica durante o processo de condução, o que é chamado de perda de condução. Um MOSFET se comporta como um resistor variável quando "ligado", que é determinado pelo RDS(ON) do dispositivo e muda significativamente com a temperatura. A perda de potência do dispositivo pode ser calculada por Iload2×RDS(ON). Como a resistência ligada muda com a temperatura, a perda de potência também mudará proporcionalmente. Quanto maior a tensão VGS aplicada ao MOSFET, menor será o RDS(ON); inversamente, maior será o RDS(ON). Para o projetista do sistema, é aqui que entram as compensações, dependendo da tensão do sistema. Para projetos portáteis, é mais fácil (e mais comum) usar tensões mais baixas, enquanto para projetos industriais podem ser usadas tensões mais altas. Observe que a resistência RDS(ON) aumentará ligeiramente com a corrente. Variações em diversos parâmetros elétricos do resistor RDS(ON) podem ser encontradas na ficha técnica fornecida pelo fabricante. A tecnologia tem um impacto significativo nas características do dispositivo, pois algumas tecnologias tendem a aumentar o RDS(ON) ao aumentar o VDS máximo. Para tal tecnologia, se você pretende reduzir VDS e RDS(ON), será necessário aumentar o tamanho do chip, aumentando assim o tamanho do pacote correspondente e os custos de desenvolvimento relacionados. Existem diversas tecnologias na indústria que tentam controlar o aumento do tamanho do chip, sendo as mais importantes as tecnologias de canal e balanceamento de carga. Na tecnologia de trincheira, uma vala profunda é embutida no wafer, geralmente reservada para baixas tensões, para reduzir a resistência RDS(ON). A fim de reduzir o impacto do VDS máximo no RDS (ON), um processo de coluna de crescimento epitaxial/coluna de gravação foi utilizado durante o processo de desenvolvimento. Por exemplo, a Fairchild Semiconductor desenvolveu uma tecnologia chamada SuperFET que adiciona etapas adicionais de fabricação para redução de RDS(ON). Este foco no RDS(ON) é importante porque à medida que a tensão de ruptura de um MOSFET padrão aumenta, o RDS(ON) aumenta exponencialmente e leva a um aumento no tamanho da matriz. O processo SuperFET altera a relação exponencial entre RDS(ON) e o tamanho do wafer para uma relação linear. Desta forma, os dispositivos SuperFET podem atingir RDS(ON) baixo ideal em tamanhos de matrizes pequenos, mesmo com tensões de ruptura de até 600V. O resultado é que o tamanho do wafer pode ser reduzido em até 35%. Para os usuários finais, isso significa uma redução significativa no tamanho da embalagem.
Etapa três: determinar os requisitos térmicos
A próxima etapa na seleção de um MOSFET é calcular os requisitos térmicos do sistema. Os projetistas devem considerar dois cenários diferentes, o pior cenário e o cenário do mundo real. Recomenda-se utilizar o resultado do cálculo do pior caso, pois este resultado proporciona uma margem de segurança maior e garante que o sistema não falhará. Existem também alguns dados de medição que precisam de atenção na folha de dados do MOSFET; tais como a resistência térmica entre a junção semicondutora do dispositivo embalado e o ambiente, e a temperatura máxima da junção. A temperatura da junção do dispositivo é igual à temperatura ambiente máxima mais o produto da resistência térmica e da dissipação de potência (temperatura da junção = temperatura ambiente máxima + [resistência térmica × dissipação de potência]). De acordo com esta equação, pode-se resolver a dissipação máxima de potência do sistema, que é igual a I2×RDS(ON) por definição. Como o projetista determinou a corrente máxima que passará pelo dispositivo, o RDS(ON) pode ser calculado em diferentes temperaturas. É importante notar que, ao lidar com modelos térmicos simples, os projetistas também devem considerar a capacidade térmica da junção/caixa do dispositivo semicondutor e da caixa/ambiente; isso requer que a placa de circuito impresso e a embalagem não aqueçam imediatamente. A quebra da avalanche significa que a tensão reversa no dispositivo semicondutor excede o valor máximo e forma um forte campo elétrico para aumentar a corrente no dispositivo. Esta corrente dissipará energia, aumentará a temperatura do dispositivo e possivelmente danificará o dispositivo. As empresas de semicondutores realizarão testes de avalanche em dispositivos, calcularão a tensão de avalanche ou testarão a robustez do dispositivo. Existem dois métodos para calcular a tensão nominal de avalanche; um é o método estatístico e o outro é o cálculo térmico. O cálculo térmico é amplamente utilizado por ser mais prático. Muitas empresas forneceram detalhes sobre os testes de seus dispositivos. Por exemplo, a Fairchild Semiconductor fornece "Diretrizes para Power MOSFET Avalanche" (Diretrizes para Power MOSFET Avalanche - podem ser baixadas do site da Fairchild). Além da computação, a tecnologia também tem grande influência no efeito avalanche. Por exemplo, um aumento no tamanho da matriz aumenta a resistência a avalanches e, em última análise, aumenta a robustez do dispositivo. Para usuários finais, isso significa usar pacotes maiores no sistema.
Etapa 4: determinar o desempenho do switch
A etapa final na seleção de um MOSFET é determinar o desempenho de comutação do MOSFET. Existem muitos parâmetros que afetam o desempenho da comutação, mas os mais importantes são a capacitância porta/dreno, porta/fonte e dreno/fonte. Esses capacitores criam perdas de comutação no dispositivo porque são carregados toda vez que são comutados. A velocidade de comutação do MOSFET é, portanto, reduzida e a eficiência do dispositivo também é reduzida. Para calcular as perdas totais em um dispositivo durante a comutação, o projetista deve calcular as perdas durante a ligação (Eon) e as perdas durante o desligamento (Eoff). A potência total da chave MOSFET pode ser expressa pela seguinte equação: Psw=(Eon+Eoff)×frequência de comutação. A carga do portão (Qgd) tem o maior impacto no desempenho da comutação. Com base na importância do desempenho da comutação, novas tecnologias estão sendo constantemente desenvolvidas para resolver este problema de comutação. Aumentar o tamanho do chip aumenta a carga do portão; isso aumenta o tamanho do dispositivo. A fim de reduzir as perdas de comutação, surgiram novas tecnologias, como a oxidação de fundo espesso de canal, com o objetivo de reduzir a carga do portão. Por exemplo, a nova tecnologia SuperFET pode minimizar perdas de condução e melhorar o desempenho de comutação, reduzindo RDS(ON) e carga de porta (Qg). Desta forma, os MOSFETs podem lidar com transientes de tensão de alta velocidade (dv/dt) e transientes de corrente (di/dt) durante a comutação, e podem até operar de forma confiável em frequências de comutação mais altas.
Horário da postagem: 23 de outubro de 2023
